M-J上刊登的一款获奖石机电路
用于 DMM 的 JFET 测试适配器
用于 DMM 的 JFET 测试适配器 许多业余爱好者避免使用 JFET，即使使用一个可以使许多电路受益。 JFET 提供非常高的输入阻抗、高带宽和低噪声。然而，设计 JFET 电路更加困难，因为即使来自同一批次的 JFET 也会具有广泛变化的夹断电压 (Vp) 和漏极饱和电流 (Idss)。 这些参数对于建立适当的直流偏置至关重要，因此我设计了这个电路，可以快速找到 N 沟道 JFET 的这些参数。 （有可能您一生中永远不会看到 P 通道。）这将使您近似正向电导 (Yfs)，当然还可以为差分长尾放大器级匹配设备。 SW1 打开时，电路作为电流调节器工作。 Rd 上的电压降（由漏极电流引起）与来自 D1 的参考电压通过电阻分压器 R1 和 R2 进行比较。 这两个电压由运算放大器（其输入范围必须包括正轨，如 LM301 或 TL071）进行比较，然后相应地调整 JFET 的源电压。 C2 阻止运算放大器振荡。对于显示的值，电流约为 2.5uA，源极和负极之间的电压是器件的夹断电压。 SW1 关闭时，JFET 的栅极和源极处于等电位，Rs 上的电压降在数值上等于漏极饱和电流乘以 10。 不要省略电阻 R4 或 Rg，因为它们会限制电流流过错误插入 JFET 的栅极通道。请注意，互换漏极和源极不会造成损坏，并且在大多数情况下 FET 会正常工作。 测试仪使用 12V 插头组运行以提供足够的漏源电压，但我使用 12V、9V 和 6V 电源以及 2N5486 FET 进行了一些测试。随着电源从 12V 下降到 6V，FET 的夹断读数从 3.19 下降到 3.16（微不足道），漏极饱和电流从 9.7 下降到 9.3mA（下降 4%），这是可以接受的。 电池操作确实有一个严重的缺点，即理想情况下 FET 的 Idss 应在漏源电压至少等于其夹断电压的情况下进行测量。
评论
发表评论